上电相确定主义:PLL合成器和系统级校准

在里面 第一部分 在本文中,我们探讨了如何实现与多个数字信号处理(DSP)块,宽带数模转换器(DAC)和宽带模拟转换器(DAC)集成的芯片内的所有通道的已知(确定性)阶段。转换器(ADC)。我们始于采用子阵列时钟结构的高级系统框图,并描述了多芯片同步方法。在第二部分中,我们将探讨PLL合成器相位调整,对多个子阵列的可扩展性和系统级校准算法。

PLL合成器相位调整

已选择所选择的PLL合成器IC以允许注入到每个数字转换器IC中的相对样本时钟相位调整。通过创建反馈机制来补偿热漂移和每个IC的样品时钟和SysRef之间的PLL相位漂移,该反馈机制可确保每个数字转换器IC的第一发射通道是与第一数字转换器IC的第一发送信道的相位对准。为了实现该反馈回路,每个IC的第一发射通道输出从其他发射信道区分自身的信号,如图1所示。这四个信号被组合并被发送到公共接收器中,该系统用于该系统标记为Rx0 。

点击查看完整大小的图片

图1. PLL合成器相位调整特征允许每个数字转换器IC的第一发射通道跨子阵列对齐。 (资料来源:模拟设备)

为所有接收通道获得同时接收数据,然后获得所有接收通道,然后允许用户应用互相关技术并确定这四个发送通道之间的复杂相位偏移,φTXOFFSET.。 PLL合成器IC在它们内部包含在频率下操作的电压控制振荡器(VCO) ƒVCO_PLL..

测量的相位偏移φTXOFFSET. 然后与所需的PLL相位调整φ相关pll_adj. 和射频频率 ƒ载体 such that:

使用该公式,PLL合成器相可以通过新的已知量来调整,以在所有电源周期中的所有数字转换器IC之间建立公共发射基线,如图2所示。图2所示的每个通道的开口圆圈对应于第一电源循环,而所有其他固体点对应于后续电源周期。从该图可以看出,所有数字化器IC的第一(和第二)信道的校准发射阶段偏移是相位对齐的。每个数字转换器IC的第二通道器也在这种情况下对齐,因为系统中的每个DAC使用两个通道器。

在先前部分中讨论的MCS例程之前,通过将系统强制到相同的样本时钟-Sysref相位关系,将该PLL合成器相位调整步骤添加到早期部分中讨论的MCS例程之前,在系统中跨越所有诱导的热梯度,这表明是发射所有数字化器IC的对齐基线。

点击查看完整大小的图片

图2.通过调整PLL阶段,用户可以对准所有数字化器IC的第一发送通道。 (资料来源:模拟设备)

图3显示,可以通过每个PLL合成器芯片上的温度测量单元(TMU)检测感应热梯度。从图3的左下左下方的蓝色迹线可以看出,通过将不同的风扇气流施加到系统,故意引起平台上的广泛变化的温度。然而,使用每个IC的PLL相位调整,表明,无论施加到电路板的气流如何,当强制每个数字转换器IC的第一发射信道都是对准时,每个接收和发送信道的校准的NCO相位偏移是确定的其他。尽管在不同的功率循环期间施加到板上的顶部两个图中,通过观察到图3中的顶部两个地块的相同颜色的紧密簇,揭示了这一点。 

点击查看完整大小的图片

图3.与PLL相位调整特征结合使用的MCS特征表明,无论平台上引起的热渐变如何,都会为所有接收和传输通道提供电动相位确定性。 (资料来源:模拟设备)

在图3的右下方显示的是轮询数字转换器IC寄存器,其在施加PLL合成器相偏移后显示测量的SYSREF-LEMC相位关系。注意从左下方的左下曲线上的橙色迹线,PLL合成器相位调整完全补偿了由不同诱导的热梯度产生的任何测量的非零Sysref阶段。

已经测量了许多频率,所有频率都证明了确定性接收和发送阶段。选择本文所选择的特定频率在图4中示出,并选择了使得当使用参考时钟或lemc的非整数倍数时,在许多诱导的热梯度上演示MCS。


图4.选择本文中使用的RF频率来展示在宽范围的时钟源上的MCS功能,包括参考时钟和LEMC的非整数倍数。 (资料来源:模拟设备)

多个子阵列的可扩展性

本文所示的数据主要集中在子阵列级别的MCS性能,但还需要确保在较大的阵列级别和多个子阵列中可实现这些同步功能。为了实现更高的同步级别,需要一个数组级时钟树,以确保Sysref请求到所示的每个子阵列 图1在第1部分 同步到达每个子阵列的时钟缓冲IC。然后,考虑到该标准,每个子阵列可以如前所述发出所需的SysRefs和BBP时钟,使得这些信号在较大阵列上的同一样本时钟周期内到达子阵列数字转换器IC和BBP。该阵列级时钟树要求对每个子阵列的时钟分布具有实现同步SYSREF请求分配所需的延迟调整块,以实现对下游子阵列时钟芯片IC的同步SYSREF请求分配。以这种方式,连接到多个子阵列的多个Bbps最终是同步的。

系统级校准算法

虽然前一节中所示的MCS算法确实为每个接收和发送通道提供电源确定阶段,但由于跨通道的RF前端跟踪长度的任何差异,这些相位不一定在RF域内的所有通道中相位对齐。因此,虽然MCS算法确实确实简化了阵列校准过程,但仍然需要经历系统级校准程序以对准系统内的每个RF通道的阶段。

因此,除了执行MCS算法之外,还需要开发一种有效的系统级校准算法。本文的系统级别校准方法利用特定的基带波形,并且完全自包含,无需任何外部设备。本文中描述的系统能够将单独的基带波形注入平台上的每个信道器中。利用该能力,将由每个发射通道器的一周期脉冲组成的基带波形被注入子阵列,如图5的左下方所示。因此,每个发送通道器因此仅输出一个脉冲。然而,波形在所有传输信道中交错,使得在整个系统中仅输出一个一周脉冲。所有传输信道的输出在RF域内组合,然后将其拆分并发送回所有接收通道,如图5的顶部所示。最后,对所有接收通道执行同时接收数据捕获,并保存数据到4096.×16矩阵,其中4096是为所有16个接收通道收集的样本量。

点击查看完整大小的图片

图5.系统级别校准算法与MCS一起使用,以快速实现系统中所有接收和发射通道的对齐。 (资料来源:模拟设备)

然后沿第一列(对应于RX0)垂直分析该数据以定位TX0信道脉冲,如图5的右下方的顶右图所示。在识别TX0脉冲之后,已知所有其他脉冲位置计算每个脉冲的上升沿的复杂阶段并将其保存到1×16矢量对应于整个系统的所有发射通道的测量相位偏移。利用这种知识,并使用TX0作为基线参考,然后基于测量的偏移来修改所有发送通道的复杂相位。

类似地,由于将相同的组合信号被发送到所有接收通道中,因此沿矩阵水平分析数据(观察所有接收通道)。然后相对于RX0测量所有接收通道的复杂阶段并将其保存到1×16向量对应于系统中存在的测量接收阶段偏移。然后,在整个子阵段中调整接收NCO复杂阶段以相位对齐相对于RX0的所有通道,如图6中的所有16接收信道的相位(I)和正交相位(Q)ADC代码所示。可以注意到,虽然图6相位的曲线对准所有通道,但它不一定是幅度对齐所有通道。然而,使用现在存在于这些数字化器IC上的片上有限脉冲响应(FIR)滤波器,可以在不需要分配电力饥饿的FPGA资源以实现相同的结果的情况下实现幅度和相位对准。

点击查看完整大小的图片

图6. 16通道接收I&借助MCS和自包含的系统级校准算法实现了相位对准。 (资料来源:模拟设备)

该系统级校准算法目前在MATLAB中实现® 并且大约需要三秒钟才能完成。然而,如果以硬件描述语言(HDL)实现,则可以在维持完全自包含的算法的同时进一步减少该校准时间。另外,通过依赖于MCS算法,如果在启动时已知系统频率和幅度,则用户可以从查找表加载相位偏移值,而不是需要经过该系统级校准方法中描述的测量。在这种情况下,系统级别校准方法可用于填充出厂校准期间保存到查找表的相位偏移。

结论

使用四种模拟设备进行了成功的MCS过程 AD9081 mxfetm ics作为子阵列的骨干。借助于四个相位调整块来补偿平台上的热梯度 ADF4371. PLL合成器。一个 HMC7043. CLOCK IC用于分配JESD204C接口所需的SYSREF和BBP时钟。 AD9081内的MCS算法允许简化的系统级校准,并为系统中存在的多个频率和热梯度提供电源确定阶段。还介绍了一种高效的系统级校准算法,用于在工厂校准期间填充LUT,因此大大减少了系统启动时间。该平台如图7所示,称为Quad-MXFE。该系统可用于从模拟设备购买。这项工作与任何相位阵列雷达,电子战,仪表或5G平台存在的任何多通道系统相关。


图7. Quad-MXFE平台可从Analog Devices购买。 (资料来源:模拟设备)

参考

1 del琼斯。 “JESD204C底漆:为您提供什么新的和它 - 第1部分。“ 模拟对话,卷。 53,2019年6月2日。

2 del琼斯。 “JESD204C底漆:适合您的新手和它 - 第2部分。“ 模拟对话,卷。 53,2019年7月3日。


迈克琼斯 是一位主要的电气设计工程师,其中包括在北卡罗来纳州格林斯博罗的航空航天和国防业务部门工作的模拟设备。他于2016年加入了模拟设备。从2007年到2016年,他在北卡罗来纳州威尔明顿的一般电气工作,作为微波光子设计工程师,他专注于核工业的微波和光学解决方案。他收到了他的B.S.E.E.和B.S.C.P.E.来自北卡罗来纳州立大学的2004年和他的M.S.E.E.来自北卡罗来纳州立大学的2006年。他可以在[email protected]上到达。
Michael Hennerich. 加入模拟设备于2004年。作为系统和应用设计工程师,他曾在各种基于DSP / FPGA和嵌入式处理器的应用程序和参考设计工作。 Michael现在为德国慕尼黑的一个开源系统工程经理为系统开发集团(SDG)的工作原理。在此作用中,他是Adi的设备驱动程序和内核开发团队,开发各种混合信号IC产品和HDL接口核心的设备驱动程序。他持有M.SC.计算机工程学位和探索。 (FH)瑞林大学电子与信息技术学位。他可以在[email protected]到达。
彼得德罗斯 是北卡罗来纳州格林斯博罗的模拟设备的航空航天和防御组技术领先地位。他收到了他的B.S.E.E.来自1990年的弗吉尼亚理工学院和M.S.E.E.从2004年的NJIT。彼得拥有超过25年的行业经验。他的大部分职业生涯都在建筑级别,PWB级别和IC级别设计了高级RF ​​/模拟系统。他目前专注于小型化高性能接收器,波形发生器和合成器设计,用于分阶段阵列应用。他可以在[email protected]上到达他。

相关内容:

更嵌入, 订阅嵌入式’S每周电子邮件时事通讯.

 

发表评论

本网站使用AkisMet减少垃圾邮件。 了解如何处理评论数据.

发布时间: 2021-05-13 13:48:49

最近发表