上电阶段确定性:PLL合成器和系统级校准

在里面 第一部分 在本系列文章中,我们探讨了如何在集成了多个数字信号处理(DSP)块,宽带数模转换器(DAC)和宽带模数转换器的芯片中为所有通道实现已知(确定性)相位转换器(ADC)。我们从采用子阵列时钟树结构的高级系统框图入手,介绍了一种多芯片同步方法。在第二部分中,我们将探讨PLL合成器的相位调整,对多个子阵列的可扩展性以及系统级校准算法。

PLL合成器相位调整

选择所选的PLL合成器IC,以允许注入每个数字转换器IC的相对采样时钟相位调整。通过建立反馈机制来补偿热漂移以及在采样时钟和每个IC的SYSREF之间产生的PLL相位漂移,该反馈机制可确保每个数字转换器IC的第一发射通道与第一数字转换器IC的第一发射通道相位对齐。为了实现此反馈环路,每个IC的第一个发射通道输出一个信号,该信号将自己与其他发射通道区分开,如图1所示。这四个信号被组合并发送到一个通用接收器中,在该系统中,该接收器标记为Rx0 。

点击查看完整大小的图片

图1. PLL合成器相位调整功能允许每个数字转换器IC的第一个发射通道在子阵列上对齐。 (来源:ADI公司)

获取所有接收通道的同时接收数据,然后允许用户应用互相关技术并确定这四个发射通道之间的复数相位偏移ΦTxOffset。 PLL合成器IC中包含一个以一定频率工作的压控振荡器(VCO) ƒVCO_PLL.

测得的相位偏移ΦTxOffset 然后与所需的PLL相位调整有关PLL_Adj 和射频频率 ƒ载体 such that:

使用该公式,可以将PLL合成器的相位调整为一个新的已知量,以在所有电源周期内在所有数字化器IC之间建立一个通用的传输基线,如图2所示。图2所示每个通道的空心圆对应于第一个功率周期,而所有其他实心点对应于后续的功率周期。从该图可以看出,所有数字转换器IC的第一(和第二)通道器的校准发射相位偏移都是相位对准的。在这种情况下,每个数字转换器IC的第二个通道化器也要对齐,因为系统中的每个DAC都使用了两个通道化器。

在前面部分讨论的MCS例程之前添加此PLL合成器相位调整步骤,从而通过迫使系统采用相同的采样时钟-SYSREF相位关系,在系统内所有感应的热梯度上创建确定性相位,这表现为发送所有数字转换器IC的对齐基准。

点击查看完整大小的图片

图2.通过调整PLL相位,用户可以调整所有数字转换器IC的第一个发射通道。 (来源:ADI公司)

图3显示可以通过每个PLL合成器芯片上的温度测量单元(TMU)来检测感应的热梯度。从图3左下角的蓝色轨迹可以看出,通过向系统施加不同的风扇气流,有意引起整个平台的温度变化。但是,通过对每个IC使用PLL相位调整,可以证明,不管施加到板上的气流如何,在强制每个数字化仪IC的第一个发射通道化器对准每个接收和发射通道时,每个接收和发射通道的校准NCO相位偏移是确定的其他。通过观察图3顶部两个图中相同颜色的点的紧密簇,可以看出这一点,尽管在不同的电源循环期间施加到板上的热梯度不同。 

点击查看完整大小的图片

图3.与PLL相位调整功能结合使用的MCS功能演示了所有接收和发送通道的上电相位确定性,无论平台上产生的热梯度如何。 (来源:ADI公司)

图3的右下方显示了轮询的数字化器IC寄存器,这些寄存器显示了在应用PLL合成器相位偏移之后测得的SYSREF-LEMC相位关系。从左下图的橙色迹线中注意到,PLL合成器相位调整可完全补偿由于不同的感应热梯度而导致的任何测得的非零SYSREF相位。

已经测量了许多频率,所有这些频率都显示出确定的接收和发射相位。本文选择的特定频率如图4所示,其选择方式是,当使用参考时钟或LEMC的非整数倍时,MCS可以在许多感应的温度梯度上得到演示。


图4.选择本文中使用的RF频率来演示MCS在各种时钟源上的功能,包括参考时钟和LEMC的非整数倍。 (来源:ADI公司)

可扩展到多个子阵列

本文中显示的数据主要集中在子阵列级别的MCS性能上,但是还需要确保这些同步功能可以在更大的阵列级别和跨多个子阵列的情况下实现。为了实现更高级别的同步,需要一个阵列级时钟树来确保SYSREF请求到每个子阵列,如图2所示。 第1部分中的图1 同步到达每个子阵列的时钟缓冲器IC。然后,根据此标准,每个子阵列可以发出所需的SYSREF和BBP时钟,如前所述,以便这些信号在较大的阵列中的相同采样时钟周期内到达子阵列数字转换器IC和BBP。该阵列级时钟树要求分配给每个子阵列的时钟具有延迟调整块,以实现向每个下游子阵列时钟芯片IC同步SYSREF请求分配。以这种方式,最终使连接到多个子阵列的多个BBP同步。

系统级校准算法

尽管前面各节中显示的MCS算法确实为每个接收和发送通道提供了上电确定性相位,但是由于跨通道的RF前端走线长度存在任何差异,因此这些相位不一定在RF域内的所有通道上都是相位对齐的。因此,尽管MCS算法确实确实简化了阵列校准过程,但仍需要进行系统级校准程序以对准系统中每个RF通道的相位。

因此,除了执行MCS算法外,还必须开发一种有效的系统级校准算法。本文的系统级校准方法利用特定的基带波形,并且完全独立,不需要任何外部设备。本文介绍的系统能够将单独的基带波形注入平台上的每个通道器。利用此功能,由每个发射通道器的一个周期脉冲组成的基带波形被注入子阵列中,如图5左下方所示。因此,每个发射通道器仅输出一个脉冲。但是,所有发射通道化器上的波形都错开了,因此整个系统一次只输出一个周期的脉冲。所有发送通道化器的输出在RF域内合并,然后拆分并发送回所有接收通道,如图5顶部所示。最后,对所有接收通道执行同时接收数据捕获,并保存数据到4096×16个矩阵,其中4096是为所有16个接收通道收集的样本大小。

点击查看完整大小的图片

图5.系统级校准算法与MCS结合使用,可以快速实现系统中所有接收和发送通道的对齐。 (来源:ADI公司)

然后,沿着第一列(对应于Rx0)垂直分析此数据,以找到Tx0通道化脉冲,如图5右下角的顶部子图所示。确定Tx0脉冲后,所有其他脉冲位置均已知计算每个脉冲的上升沿的复数相位并将其保存为1×16个矢量,它对应于整个系统所有发射通道上测得的相位偏移。有了这些知识,并使用Tx0作为基线参考,然后根据测得的偏移量修改所有发射通道的复数相位。

同样,由于将相同的组合信号发送到所有接收通道,因此将沿着矩阵水平分析数据(查看所有接收通道)。然后,相对于Rx0测量所有接收通道的复数相位并将其保存为1×对应于系统中存在的测量接收相位偏移的16个矢量。然后,调整整个子阵列的接收NCO复数相位,以使所有通道相对于Rx0相位对齐,如图6中所有16个接收通道的同相(I)和正交相(Q)ADC代码所示。可能会注意到,尽管图6中的曲线相位对齐了所有通道,但不一定幅度对齐所有通道。但是,使用这些数字化器IC上现在使用的片上有限脉冲响应(FIR)滤波器,就可以替代地实现跨通道的幅度和相位对齐,而无需分配耗电的FPGA资源来获得相同的结果。

点击查看完整大小的图片

图6. 16通道接收I&借助MCS和独立的系统级校准算法,可以实现Q相对准。 (来源:ADI公司)

目前,该系统级校准算法是在MATLAB中实现的® 大约需要三秒钟才能完成。但是,如果以硬件描述语言(HDL)实施,则可以在保持完全独立的算法的同时进一步减少此校准时间。此外,依靠MCS算法,如果在启动时知道系统频率和幅度,则用户可以从查找表中加载相位偏移值,而无需进行此系统级校准方法中所述的测量。在这种情况下,系统级校准方法可用于在工厂校准期间填充保存到查找表的相位偏移。

结论

通过使用四个ADI公司的产品,已经证明了成功的MCS流程 AD9081 MxFETM IC作为子阵列的主干。借助四个平台内的相位调节模块,可以补偿平台上的热梯度 ADF4371 PLL合成器。一个 HMC7043 时钟IC用于分配JESD204C接口所需的SYSREF和BBP时钟。 AD9081内的MCS算法可简化系统级校准,并为系统中存在的多个频率和热梯度提供上电确定性相位。还提出了一种有效的系统级校准算法,该算法可用于在工厂校准期间填充LUT,从而大大减少了系统启动时间。该平台如图7所示,称为Quad-MxFE。该系统可从ADI公司购买。这项工作与任何相控阵雷达,电子战,仪器仪表或5G平台中存在的任何多通道系统有关。


图7. Quad-MxFE平台可从ADI公司购买。 (来源:ADI公司)

参考

1德尔·琼斯(Del Jones)。 ”JESD204C入门手册:新增功能及其对您的影响-第1部分。” 模拟对话,卷53号,2019年6月。

2德尔·琼斯(Del Jones)。 ”JESD204C入门手册:新增功能及其对您的影响-第2部分。” 模拟对话,卷53,No.3,2019年7月。


迈克·琼斯 是Analog Devices的首席电气设计工程师,在北卡罗来纳州格林斯伯勒的航空航天和国防业务部门工作。他于2016年加入ADI公司。从2007年到2016年,他在北卡罗来纳州威尔明顿的通用电气公司担任微波光子学设计工程师,主要致力于核工业的微波和光学解决方案。他获得了电气工程学士学位。和B.S.C.P.E.他于2004年从北卡罗莱纳州立大学获得博士学位,并获得了硕士学位。于2006年从北卡罗莱纳州立大学获得博士学位。可以通过[email protected]与他联系。
迈克尔·亨尼里奇(Michael Hennerich) 他于2004年加入Analog Devices。作为系统和应用程序设计工程师,他曾从事基于DSP / FPGA和嵌入式处理器的各种应用程序和参考设计。 Michael现在在系统开发小组(SDG)担任德国慕尼黑的开源系统工程经理。在此职位上,他领导着ADI的设备驱动程序和内核开发团队,为各种混合信号IC产品和HDL接口内核开发设备驱动程序。他拥有硕士学位。计算机工程学位和Dipl.-Ing。罗伊特林根大学(Reutlingen University)的电子和信息技术(FH)学位。可以通过[email protected]与他联系。
彼得·德洛斯 是北卡罗来纳州格林斯伯勒市ADI公司航空航天和国防部门的技术负责人。他获得了电气工程学士学位。于1990年从弗吉尼亚理工大学获得硕士学位, Peter于2004年从NJIT毕业。Peter拥有25年以上的行业经验。他的大部分职业生涯都花在了架构级别,PWB级别和IC级别的高级RF ​​/模拟系统的设计上。他目前专注于小型化相控阵应用的高性能接收器,波形发生器和合成器设计。可以通过[email protected]与他联系。

相关内容:

要获得更多嵌入式产品, 订阅嵌入式’的每周电子邮件通讯.

 

发表评论

该网站使用Akismet减少垃圾邮件。 了解如何处理您的评论数据.